RESULT LIST 2 results found in the Worldwide database for: JP1248136 (priority or application number or publication number) (Results are sorted by date of upload in database)

PRODUCTION OF THIN FILM TRANSISTOR FOR LIQUID CRYSTAL DISPLAY

Inventor: KASHIHARA TOMIO

Applicant: TOKYO SHIBAURA ELECTRIC CO

EC:

IPC: G02F1/133; G02F1/136; H01L27/12 (+8)

Publication info: JP1248136 - 1989-10-03

SELFFSUSTAINED ELECTROMAGNETIC DEVICE

Inventor: KOBAYASHI SHIYUNJI; HASHIMOTO KAZUSHIGE

Applicant: IIDA SANKYO

IPC: F16K31/08; H01F7/16; F16K31/08 (+3)

Publication info: JP55128803 - 1980-10-06

Data supplied from the esp@cenet database - Worldwide

# PRODUCTION OF THIN FILM TRANSISTOR FOR LIQUID CRYSTAL DISPLAY

Patent number:

JP1248136

Publication date:

1989-10-03

Inventor: Applicant: KASHIHARA TOMIO TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G02F1/133; G02F1/136; H01L27/12; H01L29/78; H01L29/786; G02F1/13;

H01L27/12; H01L29/66; (IPC1-7): G02F1/133; H01L27/12; H01L29/78


- european:

Application number: JP19880076905 19880330 Priority number(s): JP19880076905 19880330

Report a data error here

## Abstract of JP1248136

PURPOSE:To prevent occurrence of short-circuit between a gate and a drain or between a gate and a source in the title thin film transistor by forming a film of a first insulation film, a semiconductor thin film, and a semiconductor thin film doped with an impurity, successively on a metal layer having an oxidized film thereon, then patterning these films. CONSTITUTION:After forming a film-shaped metal layer for a gate electrode 25, an oxidized film 26 is formed on the surface of the metal layer by anodically oxidizing the metal layer. Then, a first insulating film 27 which serves as a gate insulating film, a semiconductor thin film and a semiconductor thin film doped with an impurity, are successively formed on said oxidized film of the metal layer, then these films are patterned. Thus, generation of short circuit between the gate electrode 25 and the drain 34 or between the gate electrode and the source 35, formed by the patterning is prevented by the dense oxidized film 26 formed by the anodization even if a cause for decrease of withstand voltage (such as sticking of dust onto the oxidizing film on the metal layer, or generation of pinholes in the film) is happened during the film formation of the first insulating film 27. Accordingly, thin film transistors having high reliability are obtd. in high yield.



Data supplied from the esp@cenet database - Worldwide

# ⑩日本国特許庁(JP)

① 特許出願公開

#### ◎ 公 開 特 許 公 報(A) 平1-248136

@Int. CI. ⁴

1

鐵別配号

庁内整理番号

**43**公開 平成1年(1989)10月3日

G 02 F H 01 L

3 2 7

7370-2H

3 1 1

-7514-5F -7925-5F審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称

液晶表示用薄膜トランジスタの製造方法

頭 昭63-76905 创特

願 昭63(1988) 3月30日 御出

田 個発

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝生産 技術研究所内

株式会社東芝 勿出 顧 人

神奈川県川崎市幸区堀川町72番地

人 弁理十 给江 武彦 外2名 の代 理

1. 発明の名称

液晶表示用薄膜トランジスタの製造方法

2. 特許請求の範頭

透明絶縁基板上にゲート電極となる金属層を成 膜した後、脳板酸化を施して該金属層表面に酸化 数を形成する工程と、酸化膜が形成された金属層 上に少なくともゲート絶縁膜となる第1の絶縁膜、 半導体薄膜、不統物ドープ半導体薄膜を順次成膜 した後、これらの膜をパターニングする工程と、 少なくともパターニング後のゲート電極、半導体 港騰及び不執物ドープ半導体薄膜の側面を第2の 絶縁膜で亙う工程と、透明導電膜を成蹊し、バタ ーニングしてソース、ドレイン電極及び画業電極 を形成する工程とを具備したことを特徴とする波 品表示用薄膜トランジスタの製造方法。

3. 免明の詳細な影明

[発明の目的]

(産業上の利用分野)

本発明は、液晶表示用薄膜トランジスタの製

造方法に関する。

(従来の技術)

**最近、平脳ディスプレイとしてアクティブマ** トリックス型液晶表示装置が広く市販され、その 軽益性、低消費電力から注目されている。中でも、 薄膜トランジスタをスイッチ素子として用いた液 品表示装置は、髙コントラストで函質が良好であ るため、小形カラーテレビに広く使用されている。 ところで、上紀波晶表示装置に用いられる薄膜 トランジスタは従来、以下に説明する第4図(a) (d) に示す方法により製造されている。

まず、透明絶縁茲板としてのガラス茲板1上 にスパッタ器着によりモリプデテンタンタル膜 (MT膜) を成鉄した後、写真触刻法によりレジ ストパターン2 を該MT閖上に形成する。つづい て、このレジストパターン2 をマスクとしてMT 膜を選択的にエッチングすることによりゲート電 極3 を形成する (第4図 ( a ) 図示)。

次いで、レジストパターン2 を設去した後、 プラズマ C V D 法によりゲート絶録 ಟとしでの

# 特朗平1-248136(2)

١

次いで、レジストパターン5を除去した後、全面にスパッタ路着により透明導発験としてのITO膜を成践する。つづいて、写真独刻法によりレジストパターン8をITO膜上に形成した後、該レジストパターン8をマスクとしてITO膜を

このようなことから、ゲート電極となる金属層のパターニング後に関極酸化を施してゲート電極 変面に緻密な酸化膜を形成する方法が提案されているが、次のような重大な問題がある。即ち、パターニング後のゲート電極2の側面に形成された酸化膜15がオーバーハング形状となる。その結果、 選択的にエッチングして西常電極 g を形成する (第4図(c) 図示)。

. 7

上述した従来の薄膜トランジスタの製造においては、SiN膜、a-SI膜及びn+a-SI膜はコスト低減及び胰界面の汚染防止のためにインライン式プラズマCVD装置により真空を破らずに連続して成態する。かかる遠差的な成態に汚し

プラズマ C V D 法によりゲート絶録機としてのS I N 膜 4 を成膜すると前記酸化腺15のオーバーハング部付近で設切れする恐れがあった。また、S I N 膜上に連続的に成膜される a - S I 膜 も同様に設切れを超こす恐れがある。こうした殴切れが生じると、トランジスタ特性の低下を招き、ひいては狭トランジスタを組込んだ液晶表示袋図の表示性能を低下させる。

## (発明が解決しようとする課題)

本発明は、上記従来の問題点を解決するためになされたもので、ゲート絶録膜へのゴミ付着やピンホールの発生があってもゲートとドレイン間又はゲートとソース間のショートを防止した高信観性の液品表示用理解トランジスタを製造し得る方法を提供しようとするものである。

### [発明の構成]

(母題を解決するための手段)

本免明は、透明絶録法板上にゲート電極となる金属膜を成敗した後、関極酸化を施して該金属 層表面に酸化膜を形成する工程と、酸化膜が形成

特開平1-248136(3)

された金属暦上に少なくともゲート絶縁酸となるおりの絶縁酸、半球体薄膜、不純物ドープ半球体薄膜を取扱を取扱した後、これらの膜をパターニングを取る工程と、少なくともパターニング後がでは、半球体薄膜及び不純物ドープ半球体で減いの側面を第2の絶縁膜で覆う工程と、透明導は、を成態し、パターニングしてソース、ドレースを展開したである。

#### (作用)

本発明によれば、ゲート電極となる風層を 成態した後、陽極酸化を施しては全風層に設 化機を形成し、この金属層の酸化腺上に少少な もゲート絶縁となる第1の絶縁線、半年後、 不純物ドーブ半球体浮験を順次成態した後、 不純物ドーブ半球体浮験を順次成態した。 1 の絶縁膜の成態に際して耐圧低下原因 ピンホール 発生)があってもパターニングにより形成された

また、少なくともゲート電極、半導体移換及び不純物ドープ半導体存験の側面に第2の絶縁機を 形成することによって、これらの側面を横切るソ ース、ドレイン電極を装第2の絶縁膜により絶録 できるため、存該トランジスタのオフ領域でのリ ーク電流の発生を抑制でき、画像表示に際しての フリッカ及びコントラストの低下を防止できる。

### (灾施))

以下、本発明の実施例を第1図(a)~(f)を参照して詳細に説明する。

まず、ガラス基板 21上にスパッタ 無着によりゲート 電極となる厚さ 4000人のモリブデンタンタル 暦(M T 暦) 21を全面に成績した。つづいて、ガラス基板 21をクエン酸溶液に浸渍し、 M T 暦 22を 関極、白金板を陰極とし、これらの間に D C 100 Vを 1 時間印加した。これにより、第 1 図(a)に示すように M T 暦 22表面に厚さ約 1800人の緻密な酸化膜 24が形成された。なお、この酸化膜 28は T a 2 O 5 に近い特性を持ち、5 × 10 4 V / CRI以上の耐圧を有するものであった。

次いで、前記MTMの酸化膜上にブラズマCVD法により厚さ3000人のSiN膜、厚さ3000人のSiN膜、厚さ3000人のa~Si膜及び厚さ500人のn^a-Si膜を全面に連続して成験した。つづいて、スパッタ蒸着により厚さ500人のモリブデン膜を全面に成膜した。ひきつづき、写真触剤法によりレジストパターン24をモリブデン膜上に形成した後、

はレジストパターン24をマスクとしてケミカルドライエッチング法によりモリブデン膜、 n + a - S 1 膜、 a - S 1 膜、 酸化膜 23及び M T 暦 22を頑次エッチング除去した。これにより、第 1 図(b)に示すようにガラス 基板 21側から M T からなるゲート 電極 25、 酸化腺 パターン 26、 S 1 N からなるゲート 絶縁膜 27、 a - S 1 からなるチャンネル領域 28、 n + a - S 1 パターン 29及びモリブデンパターン 30が形成された。

次いで、レジストバターン 24を設置した状態でケイ楽化合物を有機溶媒で溶解した SiO2 溶液(東京応化社製商品名: OCD)をスピンナーにより塩布し、約100 ℃の低温で加熱して SiO2 膜を形成した後、レジストバターン 24を除去することによりレジストバターン 24上の SiO2 膜をリフトオフした。その後、250 ℃で1 時間 でニールして第1図(c)に示すようにゲート 電優 25から 放上層の モリブデンバターン 30に 互る 多層 バターン 側面を 買い、かつ 蟾部 が ガラス 菇 板 21上に 低在された SiO2 膜 31を 形成した。 なお、

# 特開平1-248136(4)

S I O 2 溶液のスピナーによる適布は褒価の平坦 化に大きく寄与する。

\$

ب

次いで、スパッタ森着により全面に透明導電材 料としてのITO膜を成膜した後、写真触刻法に より終1T0段上にレジストパターン32を形成し た。つづいて、レジストパターン82をマスクとし て硝酸を含む塩酸溶液によりエッチングして第1 図(d)に示すように画素電極を兼ねるソース 電極 8 8 及び列選択線を禁ねるドレイン電極 8 4 を 形成した。ひきつづき、レジストパターン82本 マスクとして露出したモリプデンパターン80及 びn+a-SI パターン29をケミカルドラニッ チング法により選択的に除去した。これにより a - SI からなるチャンネル領域28上に互いに電 気的に分離されたn+ェーSIからなるソース、 ドレイン領域 85、86が形成されると共に、ソース、 ドレイン領域35、88上にそれらと同パターンのモ リプデン戦 37:、872 が形成された。こうしたエ 程により、第1図(e)に示すように前記ソース、 ドレイン電極35、34の一端側が夫々モリプデン膜

87: 、87: を介してソース、ドレイン領域85、86にオーミック接続される。

*(* )

次いで、レジストパターン82を除去した後、全面にSIN膜を成膜した。つづいて、このSIN膜を可以出れたレジストパターン(図示せず)をマスクとしてケミカルドライエッチング法によりに扱去することにより、第1図(1)に示すようにパッシベーション膜38を形成すると共に、西素電極部となるソース電極83部分を露出させた。

また、ゲート 電極 25から 最上級 のモリプデン膜 371、 372 に 及る 倒面に S l O 2 膜 31を形成することによって、これらの 倒面を 鎖 切るソース ドレイン 電極 33、 34を 接 S i O 2 膜 31により 絶縁できるため、 薄膜 トランジスタのオフ 関域 (ゲート 電極 25とソース 領域 35間の 電圧が 負の 領域 ) でのリーク電流の発生を抑制できる。 その結果、 西像 表示に際してのフリッカ及びコントラストの低下

を防止できる。しかも、ゲート電極25から最上窓のモリブデン験 \$7」、872 までに互る側面全体をS102 験 81で扱うことにより、これらの多路パターンの形成に伴う段差を緩和できるため、以かのITO膜の成蹊時での段切れを抑制でき、しかのほ流リーク等の関節を生じることなくゲート電極25の低低抗化を図るために必要な値までMT脳を厚くすることが可能となる。

更に、ソース、ドレイン領域 35、38に I T O からなるソース、ドレイン電極 88、34を夫々モリプデン親 371、 372 を介して接続すれば、ソース、ドレイン電極 82、84をソース、ドレイン領域 35、38に良好にオーミック接続できる。 しかも、ソース、ドレイン電極 38、34とソース、ドレイン領域 35、86との密着性を向上できるため、到産等の歩留り低下を防止できる。

なお、上記実施例では S 1 O 膜 8 1 の 形成をモリブデン膜、 n + a - S 1 膜、 a - S 1 膜、酸化膜及び M T 層の パターニングに使用したレジストパターン 24を除去するリフトオフ技術により行なっ

# 特閒平1-248136(5)

たがこれに限定されず、以下に説明する2つの方 法で第2の絶縁機を形成してもよい。

①、前記実施例と同様な方法によりレジストバタ ーン 24をマスクとして,ガラス 基板 21上に M T から なるゲート電極25、酸化腺パターン28、S1 Nか らなるゲート絶縁渡27、a-SIからなるチャン ネル領域28、n + a - S l パターン28及びモリブ デンパターン30を形成する(第2因(4)因示)。 つづいて、レジストパターン24を除去した後、 クエン酸溶液を用いた脳経験化法によりMTか らなるゲート電極24の側面を酸化して稠密な酸 化額 (T 1 2 O 5 額) 89を形成する。ひきつづ き、O2 プラズマ中に騙してa - Si のチャンネ ル領域 27及びn + a - S 1 パターン 28の側面に S ( O 2 時40を形成する (第2 図 (b) 図示)。 かかる方法によれば、簡単な工程で、かつ経済的 にゲート電極24及びチャンネル領域27、n + a -S1 パターン28の側面を絶録することができる。 ②、前紀実施例と同様な方法によりレジストバタ ーン 24をマスクとしてガラス芸板 21上に M T から

なるゲート 18 極 25、 酸 化 膜 パターン 26、 S 1 Nか らなるゲート絶縁襲27、a-S1 からなるチャン ネル領域28、n+ a - S 1 パターン29及びモリブ デンパターン10を形成する(第3図(a)図示)。 つづいて、レジストパターン24を除去した後、全 値に Si O z 膜 41を収換し、更にネガ型レジスト 膜 42を被損する (第 3 図 (b) 図示)。 ひきつづ き、ガラス益板21側から全面露光する。この時、 モリブデンパターン80上に位置するレジスト膜41 部分は光不透過性のゲート電極25年により話光さ れず、球ゲート電極 25以外の S I O 2 膜 41上に被 置されたレジスト額42部分のみが選光されるため、 この後の現像処理によりモリブデンパターン80上 に位置するレジスト数42部分が除去されて開孔部 48が形成される。次いで、レジスト族42をマスク として胡孔郎48から露出するSi0。勝41をケミ カルドラエッチングすることにより、第3囟(c) に示すようにゲート電極25から最上層のモリブデ ンパターン80に亙る多層パターン側面を買い、か つ婚郎がガラス茲板21上に延在されたS! 〇2 膜

# 41' が形成される。

į

上記実施例では、ゲート電低の材料としてMTを使用したが、A1、Ta等を使用してもよい。また、これらの組合わせによる多層構造としてもよい。

上記実施例では、半導体帯膜としてアモルファスシリコンを使用したが、多結品シリコンを使用してもよい。こうしたアモルファスシリコンの成膜に際しては、プラズマCVD法を使用したが、光CVD法、ECR-CVD法、スパッタ蒸替法を採用してもよい。

上記実施例では、ソース、ドレイン領域に対して1TOからなるソース、ドレイン電極をオーミック接続するためにモリブデン膜を使用したが、チタン等のモリブデン以外の高級点金属膜を使用してもよく、場合によっては省略してもよい。

上記支旋例では、ソース、ドレイン電極を ITOにより形成したが、これに限定されない。 例えばITO膜、Mo 膜及びA 2 膜の三層構造に してもよい。かかる構造にすれば、ソース、ドレ イン電極の低抵抗化を達成できるため、パターン 幅を数細化できる利点を有する。但し、前記構造 を採用する場合には、ソース電極の商業電極部と なるMo 膜及びA L 機部分をパッシベーション膜 の形成工程において除去する必要がある。

### [発明の効果]

以上辞述した如く、本発明によればゲート総録、へのゴミ付着やピンホールの発生があってもゲートとドレイン間又はゲートとソース間のショートを防止でき、かつゲート総録はや半導体が移りの設切れを防止でき、更にオフ領域でのリーク危流の発生を抑制して画像表示に類してのフリッカ及びコントラストの低下を改善でき、ひいては高性能、高信報性の液晶表示用薄膜トランジスタを高少密りで刻造し得る方法を提供できる。

# 4. 図面の餌単な説明


・ 第 1 図(a)~(f)は本発明の実施例における薄膜トランジスタの製造工程を示す断面図、第 2 図(a)、(b)及び第 3 図(a)~(c)は失々本発明の他の実施例におけるゲート電板、


# 特開平1-248136(6)


半等体符級の側面への絶録数の形成工程を示す断面図、第4図(a)~(d)は従来の液品表示用意度トランジスクの製造工程を示す断面図、第5図は従来の薄膜トランジスタの製造方法における間距点を説明するための断面図、第6図は改良された従来の薄膜トランジスタの製造方法における間距点を説明するための断面図である。


21 ··· ガラス基板、22 ··· MT層、28 ··· 酸 化膜、25 ··· ゲート電板、28 ··· 酸 化膜パターン、27 ··· ゲート 抱辞院、28 ··· a-Si からなるチャンネル領域、29 ··· n \* a-Si パターン、31、40、41′ ··· SiO₂ 酸、83 ··· ソース電板、34 ··· ドレイン電板、35 ··· ソース領域、86 ··· ドレイン領域、89 ··· 酸 化酸(Ta₂ Og 膜)。


出版人代理人 弁理士 羚 江 武 彦














# 特開平1-248136 (7)







手 統 補 正 <del>替</del> (方式) 昭和 年 63.7.12

特許庁長官 吉田 文 穀 政

- 1. 事件の表示 特 願 昭 6 3 - 7 6 9 0 5 号
- 発明の名称 液晶表示用薄膜トランジスタの製造方法
- 4 は正をする者
  4 本件との関係 特許出版人
  (807) 株式会社 東芝
- 4. 代 理 人 東京都千代田区蔵が関3丁目7番2号 UBEビル 〒 100 電話 03 (502) 3181 (大代表) 戸笠行所 (5847) 弁理士 鈴 江 武 彦 宇武行理
- 5. 補正命令の日付 昭和63年6月28日
- 6. 補正の対象 図 面



特開平1-248136(8)

( )

# 7. 韓正の内容

(1) 図面第2図に、別紙に朱配する通り分図番号「(a)」及び「(b)」を加入する。

(2) 四郊3図に、別紙に朱紀する通り分図番号「(a)」、「(b)」及び「(c)」を加入する。

